ویدئویی جامع میکروکنترلر ARMSTM32(مقدماتی،پیشرفته،حرفه ای)
- مدت دوره: 65ساعت
- شهریه دوره: 6,030,000 تومان
دوره ویدئویی Verilog و پیاده سازی آن روی ZYNQ SOC
نگاهی کلی به دوره آموزشی ویدئویی Verilog و پیاده سازی آن روی ZYNQ SOC
| مدت دوره | شهریه | پیش نیاز |
|---|---|---|
| 36 ساعت | 1,950,000 تومان | مباحث معماری کامپیوتر و Embedded C |
آشنایی با دوره ویدئویی Verilog و پیاده سازی آن روی ZYNQ SOC
در دنیای رو به گسترش طراحی دیجیتال، زبان‌های توصیف سخت‌افزار (HDL) نقش حیاتی در توسعه سیستم‌های پیچیده مبتنی بر تراشه‌های FPGA و SoC ایفا می‌کنند. در آموزش Verilog و پیاده سازی آن روی ZYNQ SOC، شرکت‌کنندگان ابتدا با زبان‌های HDL و تفاوت‌های کلیدی میان Verilog و VHDL آشنا می‌شوند و سپس با سبک برنامه‌نویسی و قابلیت‌های پیشرفته زبان Verilog به‌صورت عملی کار خواهند کرد. با انجام پروژه‌هایی مانند طراحی Full Adder، ALU، و Counter، مفاهیم پایه و ساختارهای اساسی Verilog به‌صورت کامل برای شرکت‌کنندگان تبیین می‌شود. همچنین، آموزش مفاهیم شبیه‌سازی و نوشتن Test Bench در محیط نرم‌افزار Modelsim، دید جامعی از فرآیند طراحی و تست در اختیار مخاطبان قرار می‌دهد.
بخش پیشرفته این دوره به بررسی دقیق معماری تراشه ZYNQ SoC و نحوه طراحی و پیاده‌سازی پروژه‌ها در محیط Vivado اختصاص دارد. از معرفی PS و PL و درگاه‌های ارتباطی AXI گرفته تا ایجاد پروژه‌های عملی بصورت کامل آموزش داده خواهد شد.
سرفصل آموزشی دوره ویدئویی Verilog و پیاده سازی آن روی ZYNQ SOC
- معرفی زبان های HDL
- مقایسه زبان Verilog و VHDL
- معرفی قابلیت های زبان Verilog
- تشریح Coding Style دوره و ساختار برنامه نویسی Verilog
- نحوه تعریف اعداد و متغیرها در زبان Verilog
- برنامه نویسی و شبیه سازی ماژول های Full-Adder, D Flip-Flop, ALU, Counter
- آشنایی با بلوک های برنامه نویسی در Verilog
- نحوه کد نویسی پارامتری
- آموزش Test Bench نویسی
- آموزش کار با نرم افزار Modelsim
- بررسی فلسفه وجودی تراشه های ZYNQ SoC
- مقایسه کاربردهای CPU، GPU، FPGA و ASIC
- معرفی تراشه ZYNQ
- بررسی معماری داخلی ZYNQ
- معرفی بخش های مختلف PS و PL
- معرفی AXI Interface
- بررسی ویژگی ها و انواع درگاه ارتباطی AXI
- آشنایی با AXI Interconnect و بررسی کانال های ارتباطی AXI Memory Mapped
- معرفی نرم افزار Vivado
- تشریح جریان طراحی سیستمی برای تراشه ZYNQ SoC
- ایجاد پروژه LED BlinK در محیط Vivado
- اضافه کردن برد Mitra در محیط Vivado
- آشنایی با محیط شبیه ساز نرم افزار Vivado
- آشنایی با مراحل Synthesis و Implementation وانواع Simulation در نرم افزار Vivado
- Synthesis و Implementation دو طرح Full Adder و Counter
- و اجرای انوع Timing Simulation بر روی این دو طرح
- آشنایی با انوع فایل های Hardware Constrain و Timing Constrain
- AXI GPIO
- پیاده سازی ارتباط AXI
- آشنایی با محیط توسعه نرم افزار SDK
- آموزش نحوه انتقال طرح از محیط Vivado به SDK
- آموزش نحوه برنامه ریزی برد در حالت J-Tag
- پیاده سازی واحد UART در بخش PL
- انتقال داده از بخش PL به بخش PS از طریق AXI Interface
- تکمیل مباحث مقدماتی کار با نرم افزار Vivado و SDK
- پیاده سازی GPIO on EMIO
- آشنایی با کتابخانه های راه اندازی GPIO در محیط SDK
- پیاده سازی AXI-IIC و راه اندازی سنسور رطوبت و دمای SHT20
- پیاده سازی EMIO-IIC بر روی بخش PS
- آشنایی با کتابخانه های راه اندازی IIC در محیط SDK
- پیاده سازی AXI DMA
- آشنایی با واحد DMA و کار با حافظه DDR
- پیاده سازی Custom AXI Slave در بخش PL
- آشنایی با AXI Full و AXI Lite
- راه اندازی واحد Ethernet در بخش PS
- راه اندازی واحد Interrupt
- طراحی، شبیه سازی و پیاده سازی یک پردازنده RISC-V در بخش PL
- کار با واحد های I2C، GPIO، DMA و Ethernet
توصیه مدرس
شرکت کنندگان به پروژه‌های عملی مانند LED Blink، پیاده‌سازی GPIO، UART، و IIC با بهره‌گیری از رابط‌های AXI و EMIO، شرکت‌کنندگان به مهارت‌های فنی موردنیاز برای پیاده‌سازی سیستم‌های مجتمع دیجیتال مسلط خواهند شد. همچنین، مفاهیم پیشرفته‌تری مانند طراحی Custom AXI Slave، استفاده از DMA، راه‌اندازی واحد Ethernet و طراحی یک پردازنده ساده RISC-V در بخش PL، این دوره را به تجربه‌ای منحصربه‌فرد برای علاقه‌مندان و متخصصان حوزه سیستم‌های نهفته و FPGA تبدیل می‌کند.
دوره های مرتبط پیشنهادی
قوانین آموزشگاه arrow_backward
از قوانین آموزشگاه قبل از ثبت نام آگاه شوید
می خواهم ثبت نام کنمarrow_backward
با مشاهده تقویم آموزشی دوره ویدئویی Verilog و پیاده سازی آن روی ZYNQ SOC ثبت نام کنید